

(19) Japanese Patent Office (JP)

(12) Official Gazette For Kokai Patent Applications (A)

(11) Japanese Patent Application Publication Kokai No. S63 (1988)-142445

(43) Publication Date:

June 14, 1988

(51) Int. Cl.4

ID Symbol

JPO File No.

G 06 F 12/04

A-6711-5B

12/00

304

F-6711-5B

12/02

N-6711-5B

Number of inventions: 1

Request for examination filed: Filed

(Total of 6 pages)

(54) Title of the Invention:

Memory Device

(21) Application Filing No.

S61 (1986)-288740

(22) Application Filing Date: December 5, 1986

(72) Inventor: Yasushi Taguchi

c/o Mitsubishi Electric Corporation, Information Electronics Laboratory

5-1-1 Ōfuna, Kamakura-shi, Kanagawa-ken

(72) Inventor: Hiroshi Murata

c/o Mitsubishi Electric Corporation, Information Electronics Laboratory

5-1-1 Ōfuna, Kamakura-shi, Kanagawa-ken

(71) Applicant: Director of the Agency of Industrial Science & Technology

1-3-1 Kasumigaseki, Chiyoda-ku, Tokyo

Specification

1. Title of the Invention

Memory Device

2. Claims:

In a memory device consisting of: memory cells that hold data, memory address registers corresponding to these memory cells, data registers and a memory control device, wherein the starting address and the length of the data to be accessed is given, thereby successively accessing data of the stipulated length;

a memory device comprising:

a block length register that holds the length of a single data group,

means of decrementing the value of this register by 1 and detecting when it reaches 0 or less,

an incremental address register that holds the address interval between each of the single data groups,

means of selecting 1 or the value of said incremental address register at the time of generation of the memory address, and adding it to said memory address register,

a data length register that holds the entire length of the data to be accessed,

means of selecting 1 or the value of said incremental address register, and subtracting it from the value of this register, thereby calculating the length of the remainder of the data to be accessed,

means of detecting when the value of said data length register has reached 0 or less, and a flag that indicates block access mode;

characterized in that: at each address interval in the memory cells indicated by said incremental address register, block access of data of the length specified by said block length register is performed successively until the value of said data length register becomes 0 or less.

3. Detailed Description of the Invention

[Technical Field of the Invention]

This invention relates to a memory device wherein a plurality of data groups, or namely blocks, disposed at constant address intervals within a memory region can be accessed successively.

[Prior Art]

Fig. 6 is a block diagram of an example of a conventional memory device presented in *Denshi Keisanki/Shisutemu to Kikō [Electronic Computers/System and Mechanism]* (by I. Flores, translation supervision by Hideo Aiso, published by Shinyosha Co.). In the figure, (1) indicates memory cells, (2) is a memory address register that indicates which position in the memory cells

(1) is to be accessed, (3) is a memory data register that holds data read from the memory cells (1) at the position specified by the memory address register (2), and (4) is a memory control device that controls reading and writing with respect to the memory cells (1), memory address register (2) and memory data register (3).

Fig. 5 shows a block diagram of a memory device consisting of the memory device shown in this Fig. 6 to which is added a function whereby a memory cell group of a certain stipulated length is accessed successively. In the figure, (5) is a selector which selects the starting address of the access or the output of the adder (6) to generate the input to the memory address register. (6) is an adder that adds 1 to the content of the memory address register (2) to calculate the memory address to be accessed next. (7) is a selector which selects the length of the data to be accessed or the output of the subtracter (9) to generate the input to the data length register (8). (8) is a data length register that holds the length of the remaining data after the data currently being accessed. (9) is a subtracter that subtracts 1 from the content of the data length register (8) to calculate the length of the remaining data to be accessed. (10) is a comparator that detects when the content of the data length register (8) has become 0 or less, and reports to the memory control device (4) that all data access is complete.

Here follows a description of the operation of the memory device of Fig. 5.

Here we describe an example of accessing data in the memory cells (1) shown in Fig. 4. Fig. 4 shows four pieces of data M_0 , M_1 , M_2 and M_3 starting from the address A, and the access (reading) operation for these includes the following steps.

(Step 1)

Address A is set in the memory address register (2) via selector (5). In addition, the data length (4 in this example) is set in the data length register (8) via selector (7).

(Step 2)

One piece of data is read from the position in the memory cells (1) specified by the memory address register (2) and this is set in the data register (3). The content set in this register (3) is sent to another [unit], for example, a central processing unit.

(Step 3)

The output of the adder (6) is selected via the selector (5) and set in the memory address register (2). Here, 1 is added to the current content of the memory address register (2) to set the address of the next piece of data in the memory address register (2). In addition, the selector (7) selects the output of the subtracter (9) and sets it in the data length register (8). Here, a value found by subtracting 1 from the current content of the data length register (8) is set in the data length register (8). At this time, the comparator (10) checks the content of the data length register (8) to determine whether or not it is 0 or less.

If this value is 0 or less, then this means that the reading of all data is complete. Conversely if it is greater than 0, there is still data to be accessed so control returns to Step 2 in order to perform the reading of the next data.

[Problem that the Invention is Intended to Solve]

In the conventional memory device shown in Fig. 5, in the case of attempting to access the data within the memory cells (1) shown in Fig. 3 in the order M_0 , M_1 , M_2 , M_3 , for example, it is necessary to set the address in the memory address register (2) twice for A and A+4, and the setting of the data length register (8) must also be performed twice, so there is a problem in that the memory access speed is reduced.

This invention was made in order to solve the aforementioned problems and its object is to obtain a memory device that is able to access the data in the memory cells (1) such as in Fig. 3 successively in the manner M_0 , M_1 , M_2 , M_3 .

[Means of Solving the Problem]

In the memory device according to this invention, a block length register that holds the length of a block, an incremental address register that holds the address interval between each of the blocks, a data length register that holds the entire length of the data to be accessed, and the like are provided, so as shown in Fig. 3, by setting the values of the block length 2, incremental address 3, data length 6 and starting address A once each, it is possible to access data successively in the manner M_0 , M_1 , M_2 , M_3 .

[Operation]

In the memory device according to this invention, at the time that block access mode is specified, data of the length specified in the block length register is accessed successively and at the end of this access, data of the length specified in the block length register is again accessed successively from the address position found by increasing the address at the end of the previous access by the value held in the incremental address register. This operation continues until the value of the data length register becomes 0 or less.

[Embodiment of the Invention]

Here follows a description of an embodiment of the present invention made with reference to the drawings.

Fig. 1 is a block diagram of the memory device according to this invention, where (1) through (10) are identical to the same components in the conventional device shown in Fig. 6 and Fig. 5. In the figure, (11) is a selector which selects a preset block length or the output of the subtracter (13) and generates the input to the block length register (12). (12) is a block length register which holds the remaining length of data to be accessed within the block. (13) is a subtracter that subtracts 1 from the content of the block length register (12) to calculate the remaining length of data to be accessed within the block. (14) is a comparator that checks the content of the block length register (12) to determine whether or not it is 0 or less, and thereby detects when the accessing of all data within the block has been complete. (15) is an incremental address register that holds an incremental address. (16) is a selector that selects +1 during the access of data within a block, but selects the content of the incremental address register (15) upon the end of access to one block's worth of data. (17) is a selector that selects +1 during the access of data within a block, but selects the content of the incremental address register (15) upon the end of access to one block's worth of data. Here, the subtracter (9) subtracts 1 from the content

of the data length register (8) during the access of data within a block but subtracts the value of the incremental address register (15) from the value of the data length register (8) upon the end of access to one block's worth of data. (18) is an AND gate that, when the block access mode flag (19) is set, transmits the output of comparator (14) to each of the selectors (11), (16) and (17). (19) is a block access mode flag that sets block-unit access operation.

Here follows a description of the operation of the memory device according to this invention when constituted as shown in Fig. 1. The memory read operation is executed according to the following steps.

(Step 1)

The block access mode flag (19) is set to 1, specifying that access is to be performed in block units. Address A is set in the memory address register (2) via selector (5), the data length is set in the data length register (8) via selector (17), the block length is set in the block length register (12) via selector (11), and the incremental address is set in the incremental address register (15).

(Step 2)

One piece of data is read from the position in the memory cel's (1) specified by the memory address register (2) and this is set in the data register (3). The content set in this register (3) is sent to another [unit], for example, a central processing unit.

(Step 3)

The output of the adder (6) is selected via the selector (5) and set in the memory address register (2). To wit, the output (+1) of selector (16) is added to the content of the memory address register (2) to set the address of the next piece of data in the memory address register (2). In addition, the selector (7) selects the output of the subtracter (9) and sets it in the data length register (8). To wit, the output (+1) of selector (17) is subtracted from the current content of the data length register (8) and the length of the remaining data to be accessed is set in the data length register (8). At this time, the comparator (10) checks the content of the data length register (8) to determine whether or not it is 0 or less. If this value is 0 or less, then this means that the reading of all data is complete so block data access terminates. Next, the output of the subtracter (13) is selected via selector (11) and set in the block length register (12). To wit, +1 is subtracted from the content of the block length register (12) and the length of the remaining data to be accessed within the current block is set in the block length register (12).

At this time, the comparator (14) checks the content of the block length register (12) to determine whether or not it is 0 or less. If this value is 0 or less, this means that the reading of all data within one block is complete, so go to the next step, Step 4. If not 0 or less, return to Step 2.

(Step 4)

When the reading of one bock of data is complete, the output of the comparator (14) becomes the selection signal to selectors (11), (16) and (17) through AND gate (18). To wit, the block length is selected with selector (11) and the block length is set again in the block length register (12), the incremental address register is selected with selector (16) and the value of the incremental address register (15) is added to the memory address register (2). In addition, the

output of the incremental address register (15) is selected with selector (17), and the content of the incremental address register (15) is subtracted from the value of the data length register (8). Next, jump to Step 2.

Now as an example of actual operation, when the memory device shown in Fig. 1 accesses data in the memory cells (1) shown in Fig. 3, Fig. 2 shows the changes in the states of the various registers.

In this case, the operation is as follows.

<Initialization ... time to>

The value A is set in the memory address register (2), the value 6 is set in the data length register (8), the value 2 is set in the block length register (12) and the value 3 is set in the incremental address register (15).

<Reading of data M₀ ... time t₁>

The data M_0 is read from the position in the memory cells (1) specified by the content A of the memory address register (2) and set in the data register (3). When this reading is complete, the value found by subtracting 1 from the current block length data is not 0 or less, and the value found by subtracting the output of selector (17) (+1 in this case) from the current data length resister is also not 0 or less, so the memory address register (2) is set to the value A+1 found by adding the output of selector (16) (+1 in this case) to [its current] value. The block length register (12) and data length register (8) are set to values 1 less than their current values, namely the values 1 and 5, respectively.

<Reading of data M₁ ... time t₂>

The data M₁ is read from the position in the memory cells (1) specified by the content A+1 of the memory address register (2) and set in the data register (3). When this reading is complete, the value found by subtracting 1 from the current block length register (12) becomes 0 or less, so the output of the comparator (14) is distributed through the AND gate (18) as a selection signal to the selectors (11), (16) and (17). Selector (11) selects the block length and the value 2 is again set in the block length register (12). Selector (16) selects the value 3 of the incremental address register (15) and the value A+4 found by adding the incremental address 3 to the value A+1 of the current memory address register (2) is set in the memory address register (2). Selector (17) selects the output value 3 of the incremental address register (15) and the value 2 found by subtracting 3 from the value 5 of the current data length register (8) is set in the data length register (8). Then the comparator (14) detects the fact that the value of the data length register (8) is not 0 or less, so the reading of the next [piece of] data is performed.

<Reading of data M₂ ... time t₃>

The data M_2 is read from the position in the memory cells (1) specified by the content A+4 of the memory address register (2) and set in the data register (3). When this reading is complete, the value found by subtracting 1 from the current block length register (12) is not 0 or less, and the value found by subtracting the output of selector (17) (+1 in this case) from the current data length register (8) is also not 0 or less, so the value A+5 found by adding the output of selector (16) (+1 in this case) to the value of the current memory address register (2) is set in

the memory address register (2). The block length register (12) and data length register (8) are set to values 1 less than their current values, namely the values 1 and 1, respectively.

<Reading of data M₃ ... time t₄>

The data M₃ is read from the position in the memory cells (1) specified by the content A+5 of the memory address register (2) and set in the data register (3). When this reading is complete, the value found by subtracting 1 from the current block length register (12) becomes 0 or less, so the output of the comparator (14) is supplied through the AND gate as a selection signal to the selectors (11), (16) and (17). Selector (17) selects the output value 3 of the incremental address register (15) and the value -2 found by subtracting 3 from the value 1 of the data length register (8) is set. Then the comparator (10) detects the fact that this value of is 0 or less, so the reading of all block data is ended.

Note that in the aforementioned embodiment, the read operation in the memory device was described but the same applies to the case of the write operation.

In addition, a memory device wherein a one-dimensional address is given was described, but it also applies to the case of two-dimensional memory wherein access is performed by giving row and column addresses.

Moreover, in the aforementioned embodiment, the case of accessing data in specific memory cells is explained, but the exact same meritorious effects are obtained when the block length, value of the incremental address, length of all data and the like take any other values.

[Meritorious Effects of the Invention]

As described above, by means of this invention, in the case in which continuous data groups of a fixed length are disposed a predetermined distance apart within memory, the constitution is made such that the length of one data group, distance between the various data groups, length of the entire data and the the starting data address can set once and then [the data] can be accessed continuously and successively, so it has the meritorious effect in that access to data in the memory device can be performed at high speed.

4. Brief Explanation of the Drawings

Fig. 1 is a block diagram of the memory device according to one embodiment of this invention. Fig. 2 is an explanatory diagram that shows the values of various registers at the time that a data sequence in memory cells of Fig. 3 are accessed in the memory device of Fig. 1. Figs. 3 and 4 are explanatory diagrams showing one example of data in the memory cells that are accessed. Figs. 5 and 6 are block diagrams showing one example of a conventional memory device.

In the figures, (8) is a data length register, (11) is a selector, (12) is a block length register, (13) is a subtracter, (14) is a comparator, (15) is an incremental address register, (16) is a selector, (17) is an selector, (18) is an AND gate and (19) is a block access mode flag.

Note that in the figures, identical symbols indicate identical or equivalent components.

Patent Applicant

Kōzō Iizuka, Director of the Agency of Industrial Science & Technology

Fig. 1

[Key]

- 1. Memory cells
- Memory address register
 Set address
- Memory data register
 Set data
- Memory control device Read/write
 End
- 5. Selector Address Start
- 6. Adder
- Selector
 Data length
- Data length register
 Set data length
- Selector
 Block length
- 12. Block length registerSet block length
- 15. Incremental address registerIncremental addressSet incremental address
- 16. Selector
- 17. Selector
- 18. AND gate
- 19. Block access mode flag
- 11: Selector

- 12: Block length register
- 13: Subtracter
- 14: Comparator
- 15: Incremental address register
- 16: Selector
- 17: Selector
- 18: AND gate
- 19: Block access mode flag

Fig. 2

Data register	x	→M ₀ _		► M ₁ _	M_2	≠ M ₃
Memory address register	Α	A+1		A+4	A+5	
Data length register	6	5		2	1	(-2)
Block length register	2	1	(0)	2	1	(0)
Incremental address register	3	3		3	3	
Time	t_0	t_1		t_2	<i>t</i> ₃	<i>t</i> ₄
						→

Fig. 3

[Key]

Incremental address 3

Memory addresses A+5

Memory data M3

Block length 2

Data length 6

Block length 2

Memory cells

Fig. 4

[Key]

Memory addresses	A+3		
Memory data	M3		
Data length	4		
Memory cells	i		

Fig. 5

[Key]

- Memory address register
 Set address
- Memory data register
 Set data
- 4. Memory control device Read/write End
- Selector
 Address
 Start
- Selector
 Data length
- 8. Data length register
 Set data length

Fig. 6

[Key]

- 1. Memory cells
- Memory address register Address

Set address

3. Memory data register

Data

Set data

4. Memory control device

Read/write

Start

End

99 日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A)

昭63-142445

@Int.Cl.4	識別記号	厅内整理番号	@公開	昭和63年(1988)6月14日
G 06 F 12/04 12/00 12/02	304	A-6711-5B F-6711-5B N-6711-5B	審査請求 有	発明の数 1 (全6頁)

夕発明の名称 メモリ装置

②特 顧 昭61-288740

學出 顋 昭61(1986)12月5日

母 明 者 田 口 泰 志 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社情報電子研究所内

母 明 者 村 田 裕 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社情報電子研究所内

⑪出 顋 人 工 業 技 術 院 長 東京都千代田区霞が関1丁目3番1号

明 組 書

1. 発明の名称

メモリ袋鰧

2 特許請求の範囲

ブータを保持するメモリセル。このメモリセル に対応するメモリアドレスレジスメ,デーメレジ スタ及びメモリ訓舞装置とから成り。アクセスを 行なり先頭アドレスとデータ長とを与えて。決め られた長さのデータを連続してアクセスするメモ リ炎量に於いて、1データ群の長さを保持するブ ロック長レジスタと、このレジスタの値を1つず つ奴集しの以下になつた事を検出する手段と、各 1 データ群間のアドレスの間隔を保持する増分で ドレスレジスタと。メモリアドレスの生成時に前 記増分アドレスレジスタの値又は!を選択して。 前記メモリアドレスレジスタに加算する手段と。 アクセスナベミ金データ長を保持するデーメ長レ グスタと。 このレジスタの値から前記増分アドレ スレジスメの鉱又は!を選択して畝箕し。アクセ スナベを受りのデータ長を對算する手段と。前記

データ長レジスタの彼が《以下になつた事を検出する手段と、プロックアクセスモードを指示するフラグとを備え、メモリセルに対して。前記増介アドレスレジスタが示すアドレス関隔毎に、前記プロック長レジスタで指定された長さのデータを、前記データ長レジスタの彼が《以下になる次。順次プロックアクセスしていく事を特徴とするメモリ扱数。

1 発明の詳細な説明

〔産業上の利用分野〕

この発明は、メモリ領域内で或る一定アドレス 関係で複数個配列されたデータ群即ちブロックを。 連続的にアクセスする事ができるメモリ模型に向 するものである。

〔従来の技術〕

無 6 図は、例えば電子計算機/システムと機構 (エ. フローレス等・相磁券失数駅・新聞社)に 示された、従来のメモリ装置のプロック図である。 図中(I)はメモリセルであり、(2)はメモリセル(I)の どの位置をアクセスするかを元ナメモリアドレス

レジスクであり。 (4)はメモリモル(1)のメモリアド レスレジスタ凶で指定された位置より数出された ブータを保持するメモリアータレジスタであり。 (4)は前紀メモリセル(1)。メモリアドレスレジスタ 四、およびメモリデータレジスタ(3)に対して、既 出し又は存き込みを制御するメモリ制御装蔵でる

この似 | 図に示したメモリ装置において。蚊る 決められた長さのメモリセル群を。連続的にアク セスナる機能を付加したメモリ個量のプロック酸 を第5凶に示す。凶中のは選択者であり。アクセ スの開始アドレス又は加昇為はの出力を選択して。 メモリアドレスレジスタへの入力を生成する。(6) は如算器であり、メモリアドレスレジスタ四の内 容に1を加えて、次にアクセスすべきメモリアド レスを針算する。のは選択器であり。アクセスを 行うデータの長さ又は被算器例の出力を選択して。 データ長レジスタ間への入力を生成する。間はデ ーメ長レジスメであり。現在アクセスしているデ ーメ以降の残りのデータ投を保持する。 (8)は放弃

ーメレジスタ(3)へ設定する。とのレジスタ(3)に設 定された内容は他の。例えば中央処理模型へ転送 される。

(ステップ3)

選択費のを介して、加算費制の出力を選びメモ リアドレスレジスタ四へ設定する。ここでは。現 メモリアドレスレジスタ図の内容に1を加算して。 次のデータに対するアドレスをメモリアドレスレ ジスタ(2)へ設定する。又選択費のを介して。 放箕 智(9)の出力を選び。データ長レジスタ四へ設定す る。ことでは、現データ長レジスタはJの内容から 1を放算した値を。データ長レジスタ(8)へ設定す る。この時,比較器tgは,データ長レジスタはの 内容がり以下であるか否かをチェックする。

との塩がり以下であれば、会データの観出しを 終了した事になる。逆にすより大きければ。 アク セスナベミデータが未だ扱つており。次のデータ の帆出しを行なり為に,ステップ 2 へと戻る。

[発明が解決しようとする問題点]

V指 でるり。 データ長レジスタ Wの内容から!を放 て。アクセスナベを送りのデーメ長を針算する。 申は比較器であり。データ長レジスタ間の内容が 8 以下になつた事を検出し、全データへのアクセ スが終了した事をメモリ制御装置のへ報知する。 次に第5回のメモリ装蔵の動作について以明ナ ۵.

ととでは第 4 図に示すメモリセル(I)上のデータ にアタセスナる例について以明ナる。 第4回はア ドレスムから始まる4個のデータ Ko, Mi, Mz, Ms を示すものであり。これ等に対するアクセス(脱 ・出し)動作は、以下のステップを踏む。

(ステップ1)

アドレスAを選択費切を介して。メモリアドレ スレジスタ四へ設定する。又データ長(この例で は4)を選択費のを介して。 データ長レジスタ(8) に 設定する。

(ステップ1)

メモリアドレスレジスタ(2)が指定するメモリセ ル(I)の位置より。 データを1個統出してこれをデ

第3回に示す様なメモリセル(I)内のデータを。 Ma M1, M2, Ms の順序でアクセスしようとする場合。 メモリアドレスレジスタ四へのアドレス設定が。 ▲と▲+4の1囲必要であり,又データ長レジス メミへの設定も2回必要とし、メモリアクセス速 民が低下するという問題点がるつた。

との発明は上記の様な問題点を解決する為に成 されたもので。第1箇に示す様なメモリセル(1)上 のデータを Mo , M1 , M2 , Ms と速伏的にアクセス する事ができるメモリ袋獣を得る事を目的とする。

[問題点を解決するための手殺]

との発明によるメモリ喪യでは。 プロックの長 さを保持するプロッタ長レジスタ。各プロック間 のアドレス間所を保持する増分アドレスレジスタ アクセスナペミ金データ長を保持するデータ長レ ジスダ将を備え。 昇る囚に示す如く例えばプロッ ク長2。増分アドレス3。データ長8。及び初期 アドレスAの鉱を各々1回設定する事に依り。デ ータモ Mo・M1・M2・Ms と送続してアクセスでき 第5凶に示した従来のメモリ袋趾では、例えば る様にしたものである。

[作用]

との発明によるメモリ接触では、プロックアクセスモード指定時、プロック長レジスタで指定された長さのデータを連続してアクセスし、とのアクセス終了時には、その終了時点のアドレスから増分アドレスレジスタに保持されている値だけ離れたアドレス位置から、再びプロック長レジスタで指定された長さのデータを、連続的にアクセスナる様にしたものである。との動作は、データ長レジスタの値が 8 以下になる連続される。

[発明の実施例]

以下との発明の一実施例を,図について説明ナ 。

第1回はこの発明によるメモリ接触のブロック図であり。(1)~60は第6。第5回に示した従来接置と同様のものである。図中40は選択器であり。予め設定したブロック長又は就算器はの出力を選択して。ブロック長レジスタは3への入力を生成する。ははブロック長レジスタであり。ブロック内のデータ中アクセスすべき残りのデータ長を保持する。

此数数数の出力が各選択器の知りへ伝達される。 のはプロックアクセスモードフラグであり、プロ アク単位のアクセス動作を指定する。

駅 1 図の様に構成されたこの発明によるメモリ 袋配の動作について次に説明する。メモリの統出 し動作は、以下のステップに従つて実行される。 (ステップ 1)

ブロックアクセスモードフラダ師を1にセット して、ブロック単位のアクセスを行う事を指定する。アドレスAを選択器間を介してメモリアドレスレジスタ四へ、データ長を選択器間を介してデータ長レジスタ四へ、ブロック長を選択器間を介してブロック長レジスタ四へ。又増分アドレスを増分アドレスレジスタ四へと各々投定する。(ステップ2)

メモリアドレスレジスタ四が指定するメモリセル(I)の該当位世より、データを1個親出してデータレジスタ(I)へ設定する。このレジスタ(I)化設定された内容は、他の、例えば中央処理姿置へ転送される。

はは彼其在であり。プロッタ長レジスメはの内容 から!を試じて。プロッタ内でアチセスナベを扱 りのデータ長を計算する。60は比較器であり。プ ロック長レジスク目の内容が8以下になつた事を チェックし。!ブロック内の会データのアクセス が終了した事を検出する。四は増分アドレスレジ スタであり。増分アドレスを保持する。 68は選択 替であり、プロック内のデータにアクセス中は。 +1を選択し、1プロック分のデータのアクセス が終了すると。増分アドレスレジスメロの内容を 選択する。13は選択券であり、プロック内のデー メをアクセス中には十1を選択し、1プロック分 のデータのアクセスが終了すると。増分アドレス レジスメロの内容を選択する。とこで減算質(8)は。 1 プロッタ内のデータのアクセス中には。データ 長レジスメ(8)の内容から!を蒸じていき。1プロ ック分のデータのアクセスが終了すると。 データ 長レジスタ®の値から増分アドレスレジスメロの 値を減ずる。如はアンドゲートであり。 ブロック アクセスモードフラグほがセットされている時は。

(ステップ3)

選択質問を介して。加算時間の出力を選択し、 メモリアドレスレジスタはへ設定する。即ち,現 メモリアドレスレジスタ(2)の内容化。選択番組の レスをメモリアドレスレジスタ四へ設定する。 「又選択費のを介して。被算費のの出力を選択し。 データ長レジスタ (B)へ設定する。即ち。現データ 長レジスを即の内容から選択者間の出力(+1) を放算して。アクセスナペき残りのデータの長さ をデータ長レジスタ(8)へ設定する。との時,比較 苔額は、データ長レジスタ®の内容が G 以下でも るか否かをチェックする。もしとの値が8以下で あれば、全てのデータの統出しを終了した事にな り。プロックデータアクセスを終結する。次に選 択骨目を介して。似算質はの出力を選択してプロ ック長レジスタはへ設定する。即ちブロック長レ ジスタはの内容から十!を波算して。 刄プロック 内でアクセスナベミ残りのデータの長さを。プロ プク長レジスメロへ設定する。

*33

この時。比較質はは、プロック長レジスタはの 内容が8以下であるか否かをチェッタする。この 値が8以下であれば、1プロック全体のデータの 就出しを終了した事になり。次のステップ4へ行 く。もし8以下でなければ、ステップ2へ戻る。 (ステップ4)

1ブロック分のデータの統出しを終了した時。 比較数64の出力は、アンドゲート68を選して選択 若6868のへの選択信号となる。即ち選択器68代対 してはブロック長を選択する様化し、プロック長 を選択する様化し、プロック長 を設定し、選択する様 に対しては、増分アドレスレジスタを選択する様 に対しては、増分アドレスレジスタ に対しては、増分アドレスレジスタ に対しては、増分アドレスレジスタ に対しては、増分アドレスレジスタ に対しては、増分アドレスレジスタ に対しては、増分アドレスレジスタ に割の値から、増分ア ドレスレジスタ 69の内容を放算する。 続いてステ ップ 2 へ飛 5。

さて実験の動作例として。第1回に示すメモリ 袋型が、第1回に示すメモリセル(I)上のデータを

<データ Wi の民出し……時期 t2 >

メモリアドレスレジスタ四の内容&+1で指定 されたメモリセル(1)上の鉄当位置からデータ M1 が銃出され。データレジスタロへ設定される。と の駅出し終了後,現プロック長レジスタロより! -を被じた値が『以下となるので。比較質はの出力 がアンドグート69を通して選択器 1368 13へ選択信 号として分配される。選択器ははプロック長を選 択し、プロック長レジスをはへは値 2 水再設定さ れ,選択殺奴は境分アドレスレジスメ殴の値まを 選択し、メモリアドレスレジスタ四へは。現メモ リアドレスレジスタ辺の低A+1に増分アドレス 3 を加えた値&+4が設定され。選択資助は。増 分アドレスレジスタ49の出力値まを選択し。デー メ長レジスタ 邸へは。双データ長レジスタ 邸の筺 ショラから1を引いた低2が数定される。そして比較 - 近10 は,データ長レジスタBIの値が 8 以下でない 事を校出するので,次のデーメの収出しを行う。

<デーメM2 の統出し……時知 ts > メモリアドレスレジスメ(2)の内容 A + 4 で。投 アクセスナる時,各レジスタの変化する状態を無 2 図に示す。

との場合の動作は以下の様になる。

<初期股定……時期 to >

メモリアドレスレジスを切へ値 A が設定され。 データ長レジスタ (B)へ値 B が設定され。プロック 長レジスを日へ値 2 が設定され。増分アドレスレ ジスタ (B)へ値 3 が設定される。

<データMo の統出し……時刻 ti >

メモリアドレスレジスタ四の内容 A で指定された。メモリセル(I)上の該当位置からデータ Mo が 統出され。データレジスタ間へ設定される。 との 統出しが終了すると。 現プロック長データから! を試じた値は B 以下ではなく。且つ現データ長レジスタ間から。 選択百郎の出力(この場合は十1)を加算した値 A + 1 が設定される。 アロック長レジスタ間とデータ長レジスタ間には、 6 + 現在の値より1 域にた値1 と 5 が設定される。

定されたメモリセル(I)上の該当位置からデータ M2 が統出され、データレジスタ (I)へ政定される。 この統出しが終了すると、 現プロック長レジスタ (I) から、 選択 25 (I) つつの はから、 選択 25 (I) ではないの 出力 (この 現プータ 長レジスタ (I) から、 選択 25 (I) ではないので、 メモリアドレスレジスタ (I) に、 現メモリアドレスレジスタ (I) に、 現メモリアドレスレジスタ (I) に、 アドレスレジスタ (I) に との 単分 で は と が 収定される。 と が 段 に ひから 1 を 引いた 低 1 と 1 と が 段 に される。

<データMs の統出し……時知 t4 >

钟町町63-142445(6)

プロ低りよりまをはじた第一とが数型される。そ 。とて比較質10点。との僕が『以下である事を検出 するので、公プロックゲータの観出しを男子する。

時。上記実践例ではメモリ集世に対する認出し 動作について以明したが、名込み動作の場合も同 **はておる。**

又。メモリ奴隶としてアドレスを1何年之名一 **次光のものについて以切したが。 行及び対ナドレ** スを与えてナタセスを行う二次先メキリの無合で 6度い。

艾に、上記気対抗では、特定のメモリセル上の ゲーチにアクセスする料合について以明した水。 プロックの長さ。対分アドレスの叡。全ゲータの 氏さ等は、他の任業のはでるつても。 全て同様の 効失を美する。

「発射の効果」

以上のほだ。との分判によれば、メモリ内で一 足及の連続したデーメ群が、対る失せつた虹線学・ つ着れて紀界されている場合。(ゲーメ肝の長さ。 各データ評問の型数。企データの長さ。及び先輩

データのアドレスを最初に!間指定するだけで展 次温鏡的ピアタセスできる様に増成したので。メ モリ無数に対するゲーメのナチャスを高速に行え る効果がある。


4 防御の燃料な産業

無!耐比との発勢の一性推例によるメモリ協能 のプロック間、実工数は終る間のメモリモル上の デーメ択を。終り回むメモリ美化がアノモスナる 中のモレジストの電を示す政策型。料1四及び馬: 4四はアクセスナるメモリセル上のデータの一併 を示す説明団。は5回及び畝4回は従来のメモリ 狭敏の一例を示すプロック回である。

は中心はデーメ長レジスメ。日は選択者、日は プロフタ長レジスタ。以は誠葉者。ほは比較数。 はは増分アドレスレジスタ。私は選択器。はは選 我国。ははアンとゲート。ほはプロックナクモス キーアフラグである。

舞剧中,同一行号は同一义は移当部分を杂子。


特許出無人 工業抵徵施長




- II. MAR 12 : 70・2をレスタ 13 : 海田島

- ら・オケャルエレスタ
- 重风器


- 754764 754764




第 3 同



第 4 四



姓 5 時



第 6 図

